[반도체 소자] MOS 트랜지스터

MOSFET은 집적회로에 있어 가장 범용적인 반도체 소자이다. MOSFET은 디지털, 아날로그, 메모리 회로에 있어 가장 기본적인 구현 단위로, 크기가 작기 때문에 기가비트 수준의 메모리칩과 같은 저비용 고직접 회로를 제작할 수 있다. 또한 MOSFET은 전력 소모가 적고 속도가 빠르므로 기가헤르츠 수준의 처리 속도를 갖는 컴퓨터 프로세서와 고주파 대역의 신호를 사용하는 휴대전화 칩에 사용된다.

MOSFET의 소개
MOSFET의 기본 구조는 두 개의 PN 접합은 각각 트랜지스터에 전자나 정공을 공급하는 소오스(source)와 전자나 정공을 빨아내는 드레인(drain)에 해당한다. 전계효과 트랜지스터(field-effect transistor) 또는 FET라는 용어는 게이트가 산화막을 통해 전기장을 사용하여 트랜지스터(반전층)를 켜거나 끄는 동작 원리에 기인한다. 트랜지스터는 신호원에 대하
여 높은 입력 저항을 가지고, 소모되는 입력 전력이 극히 낮으며, 출력 회로에 대하여 저항이 낮아 회로 부하를 구동하는 데 필요한 많은 전류를 공급합 수 있는 이점을 가진 소자이다. 절연(shallow-trench-isolation) 산화막 아래의 실리콘 표면은 문턱전압이 매우 높아 IC 칩 내에서 예기치 않게 형성될 수 있는 반전층 경로를 통해 N+(또는P+) 확산 영역들 간에 전류가 누설되지 않도록 한다. 게이트 전압에 따라 MOSFET은 꺼지거나(매우 낮은 양의 꺼진 상태 누설 전류, 즉 Ioff가 흐름) 켜질 수 있다(많은 양의 켜진 상태 전류, 즉 Ion이 흐름). 가장 기본적인 레벨에서 보면 MOSFET 소자는 하나의 on-off 스위치로 생각할 수 있다. 게이트 전압이 소오스와 드레인 사이에 전류가 흐를 수 있는지 없는지 여부를 결정한다.

상보형 MOS(CMOS) 기술
현대 MOSFET 기술은 1950년대에 시작된 이래 끊임없이 발전해 왔다. 투과 전자 현미경 사진으로 촬영한 MOSFET을 살펴보면 폴리-실리콘 게이트와 각각의 Si 원자들이 보이는 단결정(single-crystalline) Si 바디와 그 사이에 1.2nm 비정질(amorphous) SiO2 필름이 보인다. 1.2nm는 SiO2 분자 4개의 크기이다. MOSFET의 기본적인 공정 순서는, 제일 먼저 트랜지스터의 경계를 정의하는 트렌치를 에칭 하고 트렌치를 화학 증기 증착(chemical vapor deposition, CVD) 산화막으로 채우는 얕은 트렌치 절연(shallow-trench-isolation)을 만드는 것이다. 다음에 웨이퍼를 CMP로 평탄화하고, 노출된 실리콘 표면에 얇은 층의 산화막(게이트 산화막)을 기르고, 게이트 물질로서 다결정 실리콘 층을 증착한다. 그 후에 광학 리소그래피를 사용하여 포토레지스트의 패턴을 만들고, 포토레지스트를 마스크로 사용하여 폴리실리콘을 에칭함으로써 게이트를 정의한다. 마지막으로, As를 소오스와 드레인에 주입한다. 이온 주입(implantaion)은 한쪽에서는 게이트에 의해 막히고 다른 쪽에서는 트렌치 격리에서 막힌다. 급속 열적 어닐링을 등해 도펀트를 활성화시키고 격자에 대한 주입 손상을 수리한다. 그리고 소오스, 드레인, 게이트에 접촉면을 만든다.
N채널 MOSFET(또는 N-MOSFET, 간단히 NFET)은 전도 채널(즉, 반전층)에 전자가 풍부하여 N형이므로 N채널이라 부른다. P채널 MOSPET은 P-MOSFET. 간단히 PFET이라고 부른다. 두 경우 모두 Vg와 Vd는 0v와 전원 공급 전압인 Vdd 사이를 움직인다. NFET의 바디는 회로의 가장 낮은 전암인 0에 연결된다. 결과적으로, PN 접합은 항상 역방향 전압이 걸리거나 바이어스가 걸리지 않아서 순방향 다이오드 전류가 흐르지 않는다. Vg가 Vdd와 같으면 반전층이 생기고 NFET은 켜진다. PFET은 바디와 소오스가 Vdd에 연결되고 Vg에 대한 반응이 정확히 반대로 나타난다. Vg = Vdd일 때 NFET은 켜지고 PFET은 꺼진다. Vg=0일 때 PFET은 켜지고 NFET은 꺼진다.
NFET과 PFET의 상보하는 성질 때문에 CMOS 또는 상보형(comple-mentary) MOS 회로라고 부르는 저전력 회로를 설계할 수 있다. PFET의 회로 기호는 게이트에 붙은 원으로 표현된다. 인버터(inverter)는 Vg의 명령에 따라 부하 커패시턴스 C가 있는 출력단을 충전하거나 방전하여 Vdd 또는 0으로 만든다. Vg= Vdd일 때 NFET은 켜지고 PFET은 꺼져서(그들을 간단한 온-오프 스위치라 생각하라), 출력단은 접지로 끌어내려진다(Vout = 0). Vg =0일 때 NFET은 꺼지고 PFET은 켜져서, 출력단은 Vdd로 끌어올려진다. 각각의 정적인 경우에 대해서, 두 트랜지스터 중의 하나는 꺼지므로 Vdd로부터 두 드랜지스터를 통하여 접지로 직접 흐르는 전류는 없다. 그러므로 CMOS 회로는 다른 종류의 회로들보다 휠씬 적은 전력을 소모한다. 어떻게 NFET과- PFET이 같은 칩 상에 제작되는지를 보여준다. P형기판의 일부분이 도너 주입과 확산으로 N형 웰로 바뀐다.